AP/BB, Controller용 플립칩 본딩 고밀도 패키지 기판
반도체에 와이어 본딩을 통한 접합이 아닌 범프를 통해 뒤집어진 채로 기판과 연결되기 때문에 FCCSP(Flip Chip Chip Scale Package)라고 합니다.
주로 모바일 IT 기기의 AP(Application Processor) 등 고성능 반도체에 사용됩니다. 또한 Gold Wire를 사용하는 WBCSP와 비교해
전기적 신호의 이동 경로가 짧고, 많은 수의 Input/Output를 형성할 수 있어 고밀도 반도체에 대응 가능합니다.
![FCCSP(Flip Chip Chip Scale Package) 부품. [1.반도체 Chip에 Solder를 Bumping. 2.접합한 반도체를 뒤집기(Flip) 3.뒤집은 반도체를 PCB기판에 Packing]](/resources/images/kr/product/fccsp_sec_title_img.png)
주요핵심기술
Bumping 구조도
Micro Ball Bump 공법
- Available for Fine Bump Pitch
- Good for Small Bump Risk
- Good Quality for Bump Characteristics
기판 종류
EPS & EDS (Embedded Passive Substrate & Embedded Die Substrate)
EPS/EDS는 반도체 수동소자, IC 등을 기판 내부에 내장한 기판입니다. 수동소자는 보통 Power Supply Voltage Level을 안정화하는데 사용합니다.
IC를 기판 내부에 내장하면 패키지 크기 감소 및 두께를 줄일 수 있습니다.
ETS (Embedded Trace Substrate)
ETS는 최외각 회로 패턴이 절연재 안에 묻혀있는 형태의 회로 기판입니다. 기판은 Coreless 구조로 Cost 증가 없이 미세회로 구현이 가능하여 레이어 다운 설계에 용이(4L → 3L) 합니다. 또한 에칭 공정이 패턴 폭에 영향을 주지 않으므로, 회로 폭을 정밀하게 제어할 수 있습니다.
![ETS 기판의 레이어수에 따른 단면 모습. [2Layer Buried Trace, 3Layer Buried Trace, 4Layer Buried Trace]](/resources/images/kr/product/fccsp_sec02_img02.png)
FCCSP Lineup
Lineup by Specification
| Routing Density | Build-Up Line Width / Space | 7 / 8um (Mass Production) | 6 / 7um (Sample Available) |
|---|---|---|---|
| BVH / Pad Registration | 40 / 67um (Mass Production) | 37 / 60um (Sample Available) | |
| SRO Diameter SR Registration | 45 ± 10um (Mass Production) | 40 ± 10um (Sample Available) | |
| FC Bump Pitch (Peripheral) | 40um (Mass Production) | 35um (Sample Available) | |
| FC Bump Pitch (Area) | 90um (Mass Production) | 80um (Sample Available) | |
| Low Z-Height | Core / PPG Thickness | 40 / 18um (Mass Production) | 35 / 15um (Sample Available) |
| SR Thickness | 10 ± 4um (Mass Production) | 8 ± 3um (Sample Available) |
* um은 ㎛을 의미합니다.
